后摩尔定律时代的新救星? VeriSilicon戴为民详细解释了新的半导体技术Chiplet

在摩尔定律的指导下,芯片上集成的晶体管数量超过了人们的想象,芯片的性能不断提高,成本逐年降低。

但是,随着半导体制造工艺的不断升级,从7nm,5nm扩展到3nm等,它越来越接近物理极限,而工艺改进带来的成本效益越来越不明显。

以满足市场需求。

芯片如何在降低成本的同时继续提高计算能力?行业需要以其他方式考虑对策。

小芯片核心粒子技术是一项新的探索。

日前,在“ IC CHINA 2020”开幕式上,VeriSilicon的创始人,董事长兼总裁戴为民详细介绍了Chiplet的新技术,并分析了Chiplet如今的新机遇。

Chiplet最初是由Marvell创始人周秀文提出的。

在ISSCC2015上,周秀文首先提出了MoChi(模块化芯片)架构的概念。

根据戴为民的说法,MoChi是许多应用程序的基准架构,包括物联网,智能电视,智能电话,服务器,笔记本电脑,存储设备等。

戴为民认为,只有22nm,12nm和5nm这三个处理节点是“长寿命节点”在先进的过程中,“生命周期”其他中间节点的数量相对较短。

而且,并不是每个芯片都需要5nm等尖端技术,因为并不是每个公司都能负担得起5nm工艺的成本,因此Chiplet是不同工艺节点的混合模具的一种新形式,是未来芯片的重要趋势之一。

一。

据戴为民介绍,AMD是目前Chiplet的最佳应用。

在芯片上,CPU使用7纳米工艺,而I / 0使用14纳米工艺,与完全由7纳米制成的芯片相比,其成本降​​低了约50%。

“ AMD是最有能力制造大芯片的公司,甚至可以接受小芯片。

这很好地证明了Chiplet的发展前景”。

戴为民说。

戴为民在演讲中还强调了封装和与Chiplet接口的重要性。

台积电的CoWoS技术和英特尔的Foveros 3D封装技术为Chiplet的开发奠定了基础,而接口是一个标准问题,芯片的拼接需要一致的互连协议。

因此,戴为民表示,何时进入Chiplet领域非常重要。

如果您过早输入小芯片,将没有任何标准可依,设计的产品将来可能会遇到诸如接口不匹配之类的问题。

但是,总体而言,Chiplet为整个半导体产业链带来了新的机遇。

戴为民指出,芯片设计环节可以降低大规模芯片设计的门槛。

半导体IP授权商可以升级为Chiplet供应商,这可以增加IP的价值并有效降低芯片客户的设计成本;芯片制造和封装可以增加多芯片模块(多芯片模块(MCM)业务,Chiplet的迭代周期远低于ASIC),这可以提高晶圆厂和封装厂,标准和标准生产线的利用率。

生态链接可以建立新的可互操作的组件和互连,协议和软件生态系统,例如,作为IP供应商的VeriSilicon提出了IP作为芯片(IaaC)的概念,旨在使用Chiplet实现“即插即用”。

根据Omdia的报告,小芯片市场规模很大,从软性到硬性都可以发挥“特殊功能IP”的作用,并解决了7nm,5nm及以下工艺中的性能。

在成本与成本之间取得平衡,并减少了设计时间和大规模芯片的风险。

Chiplet在2018年的营业额为6.45亿美元,预计到2024年将达到58亿美元,并在2035年超过570亿美元。